Inquirer opublikował zdjęcie, które ma przedstawiać procesor Tejas. Układ umieszczony jest w 775-pinowej obudowie typu LGA. Taką samą budowę ma mieć Prescott, a przynajmniej jego szybsze wersje. Układ ten otrzyma 13 nowych instrukcji, z których jedna ma pomóc w kodowaniu video, dwie będą służyć do synchronizacji wątków, a pozostałe to instrukcje arytmetyczne i SIMD. Poprawiono także układ przewidujący kolejność wykonywania instrukcji. Procesor będzie współpracowała z 800MHz magistralą FSB i ma zostać wyposażony w pamięć cache L2 o pojemności 1MB i L1 o pojemności 16kB. Pierwsze układy mają się pojawić pod koniec tego roku w wersji 3.4GHz. Docelowo planowane jest osiągnięcie 5GHz. Tejas otrzyma ulepszony HyperThreading II z Prescotta. Wprowadzi także 8 nowych instrukcji dla przetwarzania dźwięku. Będzie dysponował 1MB pamięci cache L2 i 24KB pamięci cache L1. Magistrala tego procesora ma pracować z zegarami 800MHZ lub 1066MHz. Układ wystartuje z zegarem 4.4GHz w przyszłym roku.
K O M E N T A R Z E
Coś mi to nie wygląda na piny! (autor: geordie | data: 26/03/03 | godz.: 16:52) Siakieś takie płaskie styki, czy co?
No tak, (autor: r4v-Redakcja | data: 26/03/03 | godz.: 18:34) trochę nie teges to sformułowanie. Ale chyba wiadomo o co chodzi?
Geordie: (autor: Macius | data: 26/03/03 | godz.: 21:18) To nie piny, a wlasnie styki - procesor ma na tym LEZEC (!) i byc dociskany od gory. Wszystko...
IMHO ciut szalony pomysl, ale kto wie?
D O D A J K O M E N T A R Z
Aby dodawać komentarze, należy się wpierw zarejestrować, ewentualnie jeśli posiadasz już swoje konto, należy się zalogować.